设为首页  |  加入收藏
1234
 首 页  研究所概况  新闻资讯  科研团队  学科建设  科研平台  科研项目  科研成果  人才培养  合作交流  教学改革 
当前位置: 首 页>>科研平台>>软件平台>>正文
 
软件平台
2018-04-29 14:48   审核人:

一、数模混合设计平台(正版Cadence

1、拥有Virtuoso(R) 系列完整EDA工具及设计环境

2拥有Dracula(R) 系列完整EDA工具及设计环境

3拥有Assura(TM) 系列完整EDA工具及设计环境

4、其他配套EDA工具

上述EDA工具构成完整的数模混合设计平台

 

二、数字电路设计平台(正版Cadence

1SOC Encounter - XL (aka Cadence (R) SOC Encounter - GPS) REL SOC 7.1

Cadence® SoC Encounter™是Cadence Encounter®数字集成电路设计平台的工具包之一,是一个从RTLGDSII的完整的设计系统,可支持超过1亿门的高级层次化设计平台。它包括了高级RTL综合、硅虚拟原型、时钟网格综合、面向良品率的设计、混合信号支持、数据流驱动的模块布局、及纳米级布线。它同时包含最新的针对65纳米设计来说非常关键的低功耗和高良品率优化功能。

2Encounter(R) Test Architect - XL REL ET 7.2

Cadence® Encounter® Test Architect可使分层和扁平纳米设计明显地加速完整和更高品质的测试架构的开发。作为业界第一个全芯片级测试架构开发产品,它使DET和测试架构可以使用一个统一的指定—插入—验证方法学。Encounter Test Architect支持扫描、测试向量压缩、memory BISTon-product clock generation、边界扫描和I/O测试。

3Encounter(R) True-time Test - GXL REL ET 7.2

Cadence® Encounter® True-Time Test为业界带来最先进的,最复杂的测试生成解决方案,能生成紧凑、高覆盖率和高质量的可制造性测试集。除了支持业界标准的stuck-attransition fault模型,Encounter True-Time Test还提供一个享有专利的模式故障模式。该模式可使ATPG瞄准defect-based fault模型,检测出纳米级设计中普遍存在的接通和阻断以及其他复杂的缺陷。

 

三、模拟与数字仿真与验证平台(正版Cadence

1Cadence(R) NC-Verilog(R) Simulator REL IUS 8.1

2Cadence(R) NC-VHDL Simulator REL IUS 8.1

3Cadence(R) NC-Sim Mixed-Language Simulator REL IUS 8.1

4、其他与模拟及数字仿真与验证相关的平台EDA工具12

上述15EDA工具软件构成了完整的模拟与数字仿真及验证平台。

 

 

关闭窗口
校园风光 | 网站地图 | 旧版回顾 | 英文网站

集成电路与系统研究所  地址:广西桂林市金鸡路1号